中国开放科研知识云: 检索

验证码:

换一张

忘记密码？记住我

取消登录

CORC

首页
科研机构
检索
知识图谱
申请加入
托管服务

在结果中检索

科研机构

北京大学 [7]

西安交通大学 [5]

深圳先进技术研究院 [4]

清华大学 [3]

厦门大学 [2]

上海大学 [1]

内容类型

期刊论文 [15]

会议论文 [5]

学位论文 [2]

发表日期

知识图谱

CORC

已提交作品

待认领作品

已认领作品

未提交全文

浏览/检索结果: 共27条，第1-10条

帮助

已选(0)清除条数/页：排序方式：
	A hybrid Sigma-Delta modulator with reusable SAR quantizer 期刊论文 IEICE ELECTRONICS EXPRESS, 2019, 卷号: 16 作者: Yin, Tao; Xin, Fubin; Li, Fanyang; Liu, Fei; Yang, Haigang 收藏 \| 浏览/下载：7/0 \| 提交时间：2019/11/21 energy-efficient successive approximation register CMOS ADC Sigma-Delta modulator
	A Low-Power Pipelined-SAR ADC Using Boosted Bucket-Brigade Device for Residue Charge Processing 期刊论文 IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2018, 卷号: 26, 页码: 1763-1776 作者: Zhang, Hong; Sun, Junqiang; Zhang, Jie; Zhang, Ruizhi; Carusone, Anthony Chan 收藏 \| 浏览/下载：5/0 \| 提交时间：2019/11/19 Boosted low power residue processing pipelined-successive approximation register (SAR) analogto-digital converter (ADC) bucket-brigade device (BBD)
	A High-Speed 2-bit/Cycle SAR ADC With Time-Domain Quantization 期刊论文 IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2018, 卷号: 26, 期号: 10, 页码: 2175-2179 作者: Qiu, Lei; Yang, Chuanshi; Wang, Keping*; Zheng, Yuanjin 收藏 \| 浏览/下载：11/0 \| 提交时间：2019/12/04 2 bit/cycle analog-to-digital converter (ADC) nonbinary successive approximation register (SAR) time-domain quantization
	Passive Noise Shaping in SAR ADC With Improved Efficiency 期刊论文 IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2018, 卷号: 26, 页码: 416-420 作者: Song, Yan; Chan, Chi-Hang; Zhu, Yan; Geng, Li; Seng-Pan, U. 收藏 \| 浏览/下载：2/0 \| 提交时间：2019/11/26 successive approximation register (SAR) passive noise shaping (PNS) delta sampling oversampling Analog-to-digital converter (ADC)
	A 0.6-V 10-bit 200-kS/s SAR ADC With Higher Side-Reset-and-Set Switching Scheme and Hybrid CAP-MOS DAC 会议论文作者: Zhang, Hongshuai; Zhang, Hong; Sun, Quan; Li, Jijun; Liu, Xipeng 收藏 \| 浏览/下载：5/0 \| 提交时间：2019/11/26 low power hybrid DAC energy efficient HSRS native MOS successive approximation register area efficient Analog-to-digital convertor low voltage
	V-aq-based tri-level switching scheme for SAR ADC 期刊论文 ELECTRONICS LETTERS, 2018, 卷号: 54, 页码: 66-68 作者: Zhao, Jinqiang[1]; Mei, Niansong[2]; Zhang, Zhaofeng[3]; Meng, Lingqin[4] 收藏 \| 浏览/下载：5/0 \| 提交时间：2019/04/24 analogue-digital conversion switching circuits V-aq-based trilevel switching scheme SAR ADC area-efficient trilevel switching scheme successive approximation register analogue-to-digital converter least significant bit capacitor
	高精度逐次逼近寄存器型ADC关键子电路研究设计学位论文 2016, 2016 周良希收藏 \| 浏览/下载：6/0 \| 提交时间：2017/06/20 逐次逼近寄存器型（SAR）模数转换器动态比较器差分输出数模转换器 SAR ADC dynamic comparator resistor-ladder DAC
	12位电荷再分配逐次逼近型ADC的研究与设计学位论文 2016, 2016 王剑通收藏 \| 浏览/下载：8/0 \| 提交时间：2017/06/20 带隙基准逐次逼近数模转换器比较器 Bandgap Reference Successive Approximation Register D/A Converter Comparator
	A single channel, 6-bit 230-MS/s asynchronous SAR ADC based on 2 bits/stage 期刊论文 2016, 2016 韩雪; 魏琦; 杨华中; 汪蕙; Han Xue; Wei Qi; Yang Huazhong; Wang Hui 收藏 \| 浏览/下载：5/0
	A 7.9 fJ/conversion-step 10-bit 125 MS/s SAR ADC with Simplified Power-efficient Digital Control Logic 其他 2016-01-01 Mingxiao He; Fan Yang; Xiucheng Hao; Le Ye; Huailin Liao 收藏 \| 浏览/下载：3/0 \| 提交时间：2017/12/03 capacitor consuming switching converter sandwich figure analog monotonic prototype successive capacitor consuming switching converter sandwich figure analog monotonic prototype successive

相关链接
欧盟学术资源开放存取平台
CALIS高校机构知识库
台湾学术机构典藏
香港机构知识库整合系统
中国科学院机构知识库网格系统

CORC
关于我们
服务条款
隐私条款

联系我们
0931-8270076
cspace@llas.ac.cn
China-OR

中文简体

©版权所有 ©2017 CSpace - Powered by CSpace