A 0.6-V 10-bit 200-kS/s SAR ADC With Higher Side-Reset-and-Set Switching Scheme and Hybrid CAP-MOS DAC | |
Zhang, Hongshuai; Zhang, Hong; Sun, Quan; Li, Jijun; Liu, Xipeng; Zhang, Ruizhi | |
2018 | |
关键词 | low power hybrid DAC energy efficient HSRS native MOS successive approximation register area efficient Analog-to-digital convertor low voltage |
卷号 | 65 |
页码 | 3639-3650 |
会议录 | IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS |
URL标识 | 查看原文 |
ISSN号 | 1549-8328 |
内容类型 | 会议论文 |
URI标识 | http://www.corc.org.cn/handle/1471x/2923143 |
专题 | 西安交通大学 |
推荐引用方式 GB/T 7714 | Zhang, Hongshuai,Zhang, Hong,Sun, Quan,et al. A 0.6-V 10-bit 200-kS/s SAR ADC With Higher Side-Reset-and-Set Switching Scheme and Hybrid CAP-MOS DAC[C]. 见:. |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论