中国开放科研知识云: 检索

验证码:

换一张

忘记密码？记住我

取消登录

CORC

首页
科研机构
检索
知识图谱
申请加入
托管服务

在结果中检索

科研机构

北京大学 [16]

清华大学 [11]

声学研究所 [6]

计算技术研究所 [4]

自动化研究所 [4]

武汉轻工大学 [2]

内容类型

期刊论文 [24]

会议论文 [8]

学位论文 [4]

发表日期

知识图谱

CORC

已提交作品

待认领作品

已认领作品

未提交全文

浏览/检索结果: 共47条，第1-10条

帮助

已选(0)清除条数/页：排序方式：
	A reconfigurable computing architecture for 5G communication 期刊论文 Journal of Central South University, 2019, 期号: 0, 页码: 0 作者: GUO Yang; LIU Zi-Jun; YANG Lei; LI Huan; WANG Dong-Lin 收藏 \| 浏览/下载：85/0 \| 提交时间：2019/07/11 5g Instruction Set Register File Code Compression Throughput Power Consumption.
	Improving Thread-level Parallelism in GPUs Through Expanding Register File to Scratchpad Memory 期刊论文 ACM TRANSACTIONS ON ARCHITECTURE AND CODE OPTIMIZATION, 2019, 卷号: 15 作者: Yu, Chao; Bai, Yuebin; Sun, Qingxiao; Yang, Hailong 收藏 \| 浏览/下载：5/0 \| 提交时间：2019/12/30 GPU register file scratchpad memory resource utilization
	A Distributed Register File Architecture Based on Dynamic Scheduling for VLIW Machine 会议论文北京, 2018-6 作者: Yang Guo; Donglin Wang; Zijun Liu; Hongyu Meng 收藏 \| 浏览/下载：21/0 \| 提交时间：2019/05/10
	CRAT: Enabling Coordinated Register Allocation and Thread-Level Parallelism Optimization for GPUs 期刊论文 IEEE TRANSACTIONS ON COMPUTERS, 2018, 卷号: 67, 期号: 6, 页码: 890-897 作者: Xie, Xiaolong; Liang, Yun; Li, Xiuhong; Wu, Yudong; Sun, Guangyu 收藏 \| 浏览/下载：36/0 \| 提交时间：2019/12/10 GPGPU memory hierarchy compilers
	A Self-Indexed Register File for Efficient Arithmetical Computing Hardware 会议论文 UK, 2017-10 作者: Lei Yang; Shaolin Xie; Zijun Liu; Xueliang Du; DongLin Wang 收藏 \| 浏览/下载：28/0 \| 提交时间：2018/05/07 Register File Arithmetical Computing Energy Efficient
	Performance-Centric Optimization for Racetrack Memory Based Register File on GPUs 期刊论文 JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2016 Liang, Yun; Wang, Shuo 收藏 \| 浏览/下载：5/0 \| 提交时间：2017/12/03 register file racetrack memory GPU EFFICIENT COMPILER FRAMEWORK CACHE
	Performance-centric Register File Design for GPUs using Racetrack Memory 其他 2016-01-01 Wang, Shuo; Liang, Yun; Zhang, Chao; Xie, Xiaolong; Sun, Guangyu; Liu, Yongpan; Wang, Yu; Li, Xiuhong 收藏 \| 浏览/下载：5/0 \| 提交时间：2017/12/03 EFFICIENT COMPILER FRAMEWORK CACHE
	Design and Realization of Multi-port Register File based on Schematic Diagram 会议论文 6th International Conference on Electronic, Mechanical, Information and Management Society (EMIM), Shenyang, PEOPLES R CHINA, APR 01-03, 2016 作者: Jiang, Lihua*; Zuo, Cuihua 收藏 \| 浏览/下载：3/0 \| 提交时间：2019/12/27 Multi-port register file Schematic Programmable logic device FPGA
	A STT-RAM-based Low-Power Hybrid Register File for GPGPUs 其他 2015-01-01 Li, Gushu; Chen, Xiaoming; Sun, Guangyu; Hoffmann, Henry; Liu, Yongpan; Wang, Yu; Yang, Huazhong 收藏 \| 浏览/下载：9/0 \| 提交时间：2017/12/03 General-purpose graphics processing unit (GPGPU) Spin-torque-transfer random-access memory (STT-RAM) Hybrid register file PERFORMANCE MEMORY CELL
	Enabling Coordinated Register Allocation and Thread-level Parallelism Optimization for GPUs 其他 2015-01-01 Xie, Xiaolong; Liang, Yun; Li, Xiuhong; Wu, Yudong; Sun, Guangyu; Wang, Tao; Fan, Dongrui 收藏 \| 浏览/下载：8/0 \| 提交时间：2017/12/03 EFFICIENT COMPILER FRAMEWORK CONTROL FLOW CACHE MODEL PROCESSORS DIVERGENCE GPGPUS FILE

相关链接
欧盟学术资源开放存取平台
CALIS高校机构知识库
台湾学术机构典藏
香港机构知识库整合系统
中国科学院机构知识库网格系统

CORC
关于我们
服务条款
隐私条款

联系我们
0931-8270076
cspace@llas.ac.cn
China-OR

中文简体

©版权所有 ©2017 CSpace - Powered by CSpace