×
验证码:
换一张
忘记密码?
记住我
CORC
首页
科研机构
检索
知识图谱
申请加入
托管服务
登录
注册
在结果中检索
科研机构
南华大学 [2]
清华大学 [2]
北京大学 [1]
西安交通大学 [1]
华南理工大学 [1]
西安理工大学 [1]
更多...
内容类型
期刊论文 [5]
会议论文 [2]
会议 [1]
其他 [1]
学位论文 [1]
发表日期
2017 [1]
2016 [2]
2011 [1]
2010 [2]
2009 [1]
2005 [2]
更多...
×
知识图谱
CORC
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共10条,第1-10条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
题名升序
题名降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
基于数字锁相环的星载光谱仪本地时钟源设计
期刊论文
电子与信息学报, 2017, 卷号: 039
作者:
田禹泽
;
王煜
;
代海山
;
方华
;
刘文清
收藏
  |  
浏览/下载:4/0
  |  
提交时间:2020/10/26
数字锁相环
反馈控制
比例积分控制
倍频
FPGA
A Speculative Clock and Data Recovery Architecture for Multi-Gigabit/s Series Links
其他
2016-01-01
Zhao, Tong
;
Gai, Weixin
;
Tang, Liangxiao
;
Shi, Linqi
;
Zhang, Xing
;
Zhao, Tong
;
Gai, Weixin
;
Tang, Liangxiao
;
Shi, Linqi
收藏
  |  
浏览/下载:4/0
  |  
提交时间:2017/12/03
clock and data recovely
jitter tolerance
Receiver
loop latency
BBPD
phase error
Design and Simulation of SET and Radiation-Harden on DPLL
会议论文
作者:
Yang, Weitao
;
He, Chaohui
;
Du, Xuecheng
;
Fan, Yunyun
;
Yuan, Yuan
收藏
  |  
浏览/下载:4/0
  |  
提交时间:2019/11/26
Radiation-Harden
Digital Phase locked Loop (DPLL)
Single Event Transient(SET)
Verilog
Analysis and Design of a Digital Phase-Locked Loop for Single-Phase Grid-Connected Power Conversion Systems
期刊论文
2011, 卷号: 58, 页码: 3581-3592
作者:
Zhang, Qi
;
Sun, Xiang-Dong
;
Zhong, Yan-Ru
;
Matsui, Mikihiko
;
Ren, Bi-Ying
收藏
  |  
浏览/下载:6/0
  |  
提交时间:2019/12/20
Digital phase-locked loop (DPLL)
grid-connected inverter
p-q theory
variable step-size phase correction
超宽范围可变速率时钟恢复技术及其实现
期刊论文
2010, 2010
刘奇佳
;
潘长勇
;
张国敬
;
LIU Qi-jia
;
PAN Chang-yong
;
ZHANG Guo-jing
收藏
  |  
浏览/下载:3/0
一种全数字锁相环的设计与应用
期刊论文
2010, 2010
薛建刚
;
唐石平
;
林孝康
;
Xue Jiangang
;
Tang Shiping
;
Lin Xiaokang
收藏
  |  
浏览/下载:2/0
An All Digital Phase-Locked Loop System with High Performance on Wideband Frequency Tracking
期刊论文
HIS 2009: 2009 NINTH INTERNATIONAL CONFERENCE ON HYBRID INTELLIGENT SYSTEMS, VOL 3, PROCEEDINGS, 2009, 卷号: 3, 页码: 460-463
作者:
Shan Chang-hong*
;
Chen Zhong-ze
;
Jiang Jin-xiong
收藏
  |  
浏览/下载:3/0
  |  
提交时间:2019/12/27
Ail Digital Phase-Locked Loop (all DPLL)
Wideband Frequency Tracking
Filter
VHDL
FPGA
全数字锁相环的设计与实现
学位论文
硕士, 中国科学院沈阳自动化研究所: 中国科学院沈阳自动化研究所, 2005
李肃刚
收藏
  |  
浏览/下载:80/0
  |  
提交时间:2012/08/29
全数字锁相环
鉴频鉴相器
环路滤波器
数控振荡器
验证
A PI control algorithm-based design and its PLD-based implementation for all Digital Phase-Locked Loop system
会议论文
7th International Conference on Electronic Measurement and Instruments, Beijing, PEOPLES R CHINA, AUG 16-18, 2005
作者:
Shan, CH*
;
Hen, ZZ
;
Chen, WG
收藏
  |  
浏览/下载:1/0
  |  
提交时间:2019/12/27
all Digital Phase-Locked Loop (all DPLL)
Proportion-Integral (PI) control
VHDL
Programmable Logic Device (PLD)
Design and Simulation of SET and Radiation-Harden on DPLL (CPCI-S收录)
会议
作者:
Yang, Weitao[1]
;
He, Chaohui[1]
;
Du, Xuecheng[1]
;
Fan, Yunyun[1]
;
Yuan, Yuan[1]
收藏
  |  
浏览/下载:2/0
  |  
提交时间:2019/04/11
Digital Phase locked Loop (DPLL)
Single Event Transient(SET)
Verilog
Radiation-Harden
©版权所有 ©2017 CSpace - Powered by
CSpace