中国开放科研知识云: 检索

验证码:

换一张

忘记密码？记住我

取消登录

CORC

首页
科研机构
检索
知识图谱
申请加入
托管服务

在结果中检索

科研机构

湖南大学 [13]

内容类型

期刊论文 [12]

会议论文 [1]

发表日期

知识图谱

CORC

已提交作品

待认领作品

已认领作品

未提交全文

浏览/检索结果: 共13条，第1-10条

帮助

限定条件	专题：湖南大学第一署名单位第一作者单位通讯作者单位

已选(0)清除条数/页：排序方式：
	Logic operation-based Design for Testability method and parallel test algorithm for 1T1R crossbar 期刊论文 Electronics Letters, 2017, 卷号: Vol.53 No.25, 页码: 1631-1632 作者: Liu, Peng; You, Zhiqiang; Kuang, Jishun; Elimu, Michael; Cai, Shuo 收藏 \| 浏览/下载：5/0 \| 提交时间：2019/12/31
	Efficient March test algorithm for 1T1R cross-bar with complete fault coverage 期刊论文 Electronics Letters, 2016, 卷号: Vol.52 No.18, 页码: 1520-1522 作者: Liu, Peng; You, Zhiqiang; Kuang, Jishun; Hu, Zhipeng; Duan, Heng 收藏 \| 浏览/下载：4/0 \| 提交时间：2019/12/31
	A parallel-SSHI rectifier for ultra-low-voltage piezoelectric vibration energy harvesting 期刊论文 IEICE Electronics Express, 2016, 卷号: Vol.13 No.17, 页码: 20160539 作者: Wu, Liao; Kuang, Jishun; You, Zhiqiang; Liu, Peng; Cai, Shuo 收藏 \| 浏览/下载：10/0 \| 提交时间：2019/12/31 energy harvesting SSHI active rectifier pile-up voltage ultra-low-voltage
	An efficient small-delay faults simulator based on critical path tracing 期刊论文 International Journal of Circuit Theory and Applications, 2015, 卷号: Vol.43 No.8, 页码: 1015-1023 作者: Liu, Tieqiao; Kuang, Jishun; Cai, Shuo; You, Zhiqiang 收藏 \| 浏览/下载：6/0 \| 提交时间：2019/12/31 IC testing fault simulation small-delay defects detecting critical path tracing waveform expression
	Logic operation-based DFT method and 1R memristive crossbar March-like test algorithm 期刊论文 IEICE Electron. Express, 2015, 卷号: Vol.12 No.23 作者: Liu, Peng; You, Zhiqiang; Kuang, Jishun; Hu, Zhipeng; Wang, Weizheng 收藏 \| 浏览/下载：2/0 \| 提交时间：2019/12/31 memristive crossbar RRAM DFT March algorithm logic operation
	A new method of embedding test patterns into test-per-clock bit stream 期刊论文 Jisuanji Yanjiu yu Fazhan/Computer Research and Development, 2014, 卷号: Vol.51 No.9, 页码: 2022-2029 作者: Liu, Tieqiao; Kuang, Jishun; Cai, Shuo; You, Zhiqiang 收藏 \| 浏览/下载：5/0 \| 提交时间：2019/12/31
	An adaptive neural network A/D converter based on CMOS/memristor hybrid design 期刊论文 IEICE Electron. Express, 2014, 卷号: Vol.11 No.24, 页码: 20141012 作者: Wang, Weiwei; You, Zhiqiang; Liu, Peng; Kuang, Jishun 收藏 \| 浏览/下载：1/0 \| 提交时间：2019/12/31 analog-to-digital neural network memristor hybrid circuit
	A scan disabling-based BAST scheme for test cost and test power reduction 期刊论文 IEICE ELECTRONICS EXPRESS, 2012, 卷号: Vol.9 No.2, 页码: 111-116 作者: You, Zhiqiang; Wang, Weizheng; Liu, Peng; Kuang, Jishun; Qin, Zheng 收藏 \| 浏览/下载：3/0 \| 提交时间：2020/01/05 design for testability (DFT) test data volume compression test power reduction scan chain disabling
	Novel fault simulator for small-delay faults 期刊论文 Chinese Journal of Scientific Instrument, 2012, 卷号: Vol.33 No.10, 页码: 2356-2363 作者: Hu, Jin; Kuang, Jishun; Liu, Tieqiao 收藏 \| 浏览/下载：2/0 \| 提交时间：2020/01/05 fault simulation small delay fault critical path tracing
	A low-power and low-cost BIST scheme based on capture in turn of sub-scan chains 期刊论文 Jisuanji Yanjiu yu Fazhan/Computer Research and Development, 2012, 卷号: Vol.49 No.4, 页码: 864-872 作者: Wang, Weizheng; Kuang, Jishun; You, Zhiqiang; Liu, Peng 收藏 \| 浏览/下载：1/0 \| 提交时间：2020/01/05

相关链接
欧盟学术资源开放存取平台
CALIS高校机构知识库
台湾学术机构典藏
香港机构知识库整合系统
中国科学院机构知识库网格系统

CORC
关于我们
服务条款
隐私条款

联系我们
0931-8270076
cspace@llas.ac.cn
China-OR

中文简体

©版权所有 ©2017 CSpace - Powered by CSpace