| A research of discrete-time modeling method for the modular multilevel converter | |
| Liu, Yushuang; Huang, Meng; Zha, Xiaoming | |
| 2017 | |
| 卷号 | 2017-January |
| DOI | 10.1109/IECON.2017.8217194 |
| 收录类别 | EI |
| 会议录 | Proceedings IECON 2017 - 43rd Annual Conference of the IEEE Industrial Electronics Society
 |
| 语种 | 英语 |
| URL标识 | 查看原文 |
| 内容类型 | 会议论文 |
| URI标识 | http://www.corc.org.cn/handle/1471x/4140054 |
| 专题 | 武汉大学 |
| 推荐引用方式 GB/T 7714 | Liu, Yushuang,Huang, Meng,Zha, Xiaoming. A research of discrete-time modeling method for the modular multilevel converter[C]. 见:. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论