| 宏块并行可复用的H.264帧内解码器的VLSI结构设计 | |
| 兰旭光; 李兴玉; 温灏; 王志刚 | |
| 刊名 | 微电子学与计算机
 |
| 2014 | |
| 期号 | [db:dc_citation_issue]页码:75-78,82 |
| 关键词 | 帧内解码器 H.264 宏块并行 大规模集成电路 |
| ISSN号 | 1000-7180 |
| DOI | [db:dc_identifier_doi] |
| URL标识 | 查看原文 |
| WOS记录号 | [db:dc_identifier_wosid] |
| 内容类型 | 期刊论文 |
| URI标识 | http://www.corc.org.cn/handle/1471x/3297516 |
| 专题 | 西安交通大学 |
| 推荐引用方式 GB/T 7714 | 兰旭光,李兴玉,温灏,等. 宏块并行可复用的H.264帧内解码器的VLSI结构设计[J]. 微电子学与计算机,2014([db:dc_citation_issue]):75-78,82. |
| APA | 兰旭光,李兴玉,温灏,&王志刚.(2014).宏块并行可复用的H.264帧内解码器的VLSI结构设计.微电子学与计算机([db:dc_citation_issue]),75-78,82. |
| MLA | 兰旭光,et al."宏块并行可复用的H.264帧内解码器的VLSI结构设计".微电子学与计算机 .[db:dc_citation_issue](2014):75-78,82. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论