后栅工艺中伪栅器件及半导体器件的形成方法

	后栅工艺中伪栅器件及半导体器件的形成方法
	赵治国; 朱慧珑; 殷华湘
	2018-04-06
著作权人	中国科学院微电子研究所
专利号	CN201310473327.6
国家	中国
文献子类	发明专利
英文摘要	本发明提供一种后栅工艺中伪栅器件的形成方法，包括步骤：提供衬底，所述衬底上形成有栅介质层；在栅介质层上形成基本为倒梯形的伪栅极；在伪栅极的侧壁形成侧墙。通过形成基本为倒梯形的伪栅极，倒梯形的伪栅极具有更大的开口，来改善替代栅填充工艺，避免在替代栅中形成空洞，利于提高器件的性能。
公开日期	2015-04-29
申请日期	2013-10-11
语种	中文
内容类型	专利
源URL	[http://159.226.55.107/handle/172511/18778]
专题	微电子研究所_集成电路先导工艺研发中心
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	赵治国,朱慧珑,殷华湘. 后栅工艺中伪栅器件及半导体器件的形成方法. CN201310473327.6. 2018-04-06.