一种数字集成电路测试总线接口

	一种数字集成电路测试总线接口
	谢朝辉; 周玉梅; 黑勇; 刘海南; 王德坤; 赵明琦
	2015-11-11
著作权人	中国科学院微电子研究所
专利号	CN201310006983.5
国家	中国
文献子类	发明专利
英文摘要	本发明提供的一种数字集成电路测试总线接口，包括由N个信号单元构成的矩阵，N为不小于30的正整数，N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端。本发明中I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，因此在保证每个I/O信号周围至少有一个电源信号或地信号作为参考点的同时，I/O信号端、电源信号端和地信号端均匀有规律的分布也提高了测试总线对I/O信号、电源信号和地信号的传输质量。因此，本发明可以在一个数字集成电路测试总线接口中设置比现有技术更多的且满足要求的信号端，给使用者带来了方便。
公开日期	2013-04-17
申请日期	2013-01-08
语种	中文
内容类型	专利
源URL	[http://159.226.55.106/handle/172511/15513]
专题	微电子研究所_智能感知研发中心
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	谢朝辉,周玉梅,黑勇,等. 一种数字集成电路测试总线接口. CN201310006983.5. 2015-11-11.