高性能低成本“航芯3号”GPS接收机基带芯片的设计

CORC > 微电子研究所 > 中国科学院微电子研究所 > 新能源汽车电子研发中心

	高性能低成本“航芯3号”GPS接收机基带芯片的设计
	巴晓辉
	2011-05-18
英文摘要	“航芯3号”GPS基带芯片采用主从式架构设计，主从式GPS接收机将独立式GPS接收机内部集成的通用处理器需要完成的任务转移到系统的主处理器上，省去了内置的通用处理器及存储器。“航芯3号”GPS基带芯片包含一个捕获引擎、12个相关器通道、载波跟踪环路、码跟踪环路以及同步控制电路；基带芯片完成GPS信号的捕获、跟踪、解调、同步等工作，外部处理器的工作包括对基带芯片的配置、捕获策略的调度、电文管理、卡尔曼滤波解算、高灵敏度环路控制等。这种结构降低了芯片成本，适合手持设备应用。捕获引擎的设计提高了信号的捕获速度、减小了TTFF，并且使捕获灵敏度达到-145dBm。在处理器上采用的高灵敏度跟踪算法使得环路的跟踪灵敏度达到-160dBm。基带芯片的定位精度为3m（CEP50%）。“航芯3号”GPS基带芯片经过SMIC0.18um工艺综合得到的面积为8.58mm2，芯片采用5mm*5mm的QFN44形式封装，较小的面积和低成本的流片工艺进一步减小了芯片的成本。
会议录	第二届中国卫星导航学术年会论文集
内容类型	会议论文
源URL	[http://10.10.10.126/handle/311049/9459]
专题	微电子研究所_新能源汽车电子研发中心
推荐引用方式 GB/T 7714	巴晓辉. 高性能低成本“航芯3号”GPS接收机基带芯片的设计[C]. 见:.