| 面向卷积神经网络的FPGA硬件加速器设计 | |
| 肖皓[1]; 祝永新[2]; 汪宁[3]; 田犁[4]; 汪辉[5] | |
| 刊名 | 工业控制计算机
 |
| 2018 | |
| 页码 | 99-101 |
| 关键词 | 卷积神经网络 人工智能 FPGA 硬件加速器 |
| ISSN号 | 1001-182X |
| URL标识 | 查看原文 |
| 内容类型 | 期刊论文 |
| URI标识 | http://www.corc.org.cn/handle/1471x/2175159 |
| 专题 | 上海大学 |
| 作者单位 | 1.上海大学材料科学与工程学院 2.中国科学院上海高等研究院 |
| 推荐引用方式 GB/T 7714 | 肖皓[1],祝永新[2],汪宁[3],等. 面向卷积神经网络的FPGA硬件加速器设计[J]. 工业控制计算机,2018:99-101. |
| APA | 肖皓[1],祝永新[2],汪宁[3],田犁[4],&汪辉[5].(2018).面向卷积神经网络的FPGA硬件加速器设计.工业控制计算机,99-101. |
| MLA | 肖皓[1],et al."面向卷积神经网络的FPGA硬件加速器设计".工业控制计算机 (2018):99-101. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论