高速并行FIR滤波器的FPGA实现

CORC > 清华大学

	高速并行FIR滤波器的FPGA实现
	张维良 ; 张彧 ; 杨再初 ; 杨知行
刊名	http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=XTYD200908010&dbname=CJFQ2009
	2012-04-22 ; 2012-04-22
关键词	可编程逻辑阵列有限脉冲响应滤波器多相滤波器经典符号数
中文摘要	提出了一种基于多相滤波器的并行有限脉冲响应(finite impulse response,FIR)滤波器结构,可以有效提高滤波器运算的吞吐率,与传统的串行滤波器结构比,并行滤波器运算速度可以提高L倍,其中L为并行的路数,并且运算延迟小。首先从理论上分析了基于多相滤波器的并行滤波原理,并以八路并行为例,对FIR滤波运算做了浮点仿真验证。然后用经典符号数表示以及优化定点滤波器系数,并针对滤波器系数设计了流水线结构。最后在Altera的Stratix II系列芯片上实现了定点并行滤波器。可编程逻辑阵列(field programmable gatearray,FPGA)编译以及下载测试结果表明,该滤波器仅占用少量的资源,其等效吞吐率可以达到2 GHz。
语种	中文
其他责任者	清华大学电子工程系微波与数字通信国家重点实验室
内容类型	期刊论文
源URL	[http://ir.calis.edu.cn/hdl/211310/2990]
专题	清华大学
推荐引用方式 GB/T 7714	张维良,张彧,杨再初,等. 高速并行FIR滤波器的FPGA实现[J]. http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=XTYD200908010&dbname=CJFQ2009,2012, 2012.
APA	张维良,张彧,杨再初,&杨知行.(2012).高速并行FIR滤波器的FPGA实现.http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=XTYD200908010&dbname=CJFQ2009.
MLA	张维良,et al."高速并行FIR滤波器的FPGA实现".http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=XTYD200908010&dbname=CJFQ2009 (2012).